verilog

module aaa(1 2);
vsource #(0) vs(1 2)
endmodule

module AAA(1 2);
vsource #(1) vs(1 2)
endmodule

module bbb(1 2);
AAA vs(1 2)
endmodule

bbb b(1 0)

list

print dc v(nodes)
dc